EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

02237038

PUBLICATION DATE

19-09-90

APPLICATION DATE

09-03-89

APPLICATION NUMBER

01057292

APPLICANT:

RICOH CO LTD;

INVENTOR:

KIYOHARA MASAO;

INT.CL.

H01L 21/336 H01L 21/76 H01L 27/092

H01L 27/112 H01L 29/784

TITLE

SEMICONDUCTOR DEVICE

. ...

ABSTRACT:

PURPOSE: To contrive the prevention of a dead copy without complicating a manufacturing process by a method wherein wirings or a channel region is formed by the implantation of a channel stopper or a well.

CONSTITUTION: When adjacent P*-diffused wirings 1 and 2 are connected to each other, a channel stopper (boron B), for example, is ion-implanted between the wirings 1 and 2 to form a channel stopper implanted region 3 and the wirings 1 and 2 are electrically connected through this region 3. The formation of the region 3 can be performed at the same time as the time of a channel stop region formation process and a well formation process, which are a normal process. The region 3 can not be read by simply observing and analyzing its surface configuration. Thereby, the prevention of a dead copy can be contrived without complicating a manufacturing process.

COPYRIGHT: (C)1990,JPO&Japio

⑩日本国特許庁(JP)

① 特許出願公開

平2-237038 ⑫ 公 開 特 許 公 報 (A)

Sint. Cl. 5 H 01 L 21/336 21/76 27/092 27/112 29/784

識別記号 庁内整理番号

S

@公開 平成2年(1990)9月19日

8422-5F 8624-5F

7638-5F

29/78 27/10 27/08 301 4 3 3 3 2 1 Α

H 01 L

(全3頁)

未請求 請求項の数 1

公発明の名称 半導体装置

> 願 平1-57292 ②特

②出 願 平1(1989)3月9日

東京都大田区中馬込1丁目3番6号 株式会社リコー内 者 個発 明 原 株式会社リコー 東京都大田区中馬込1丁目3番6号 @出 顧

1.発明の名称

半導体装置

2.特許請求の範囲

チャネルストッパの注入又はウエルによって配 **線又はチャネル領域を形成して成る半導体装置。**

3. 発明の詳細な説明

[産業上の利用分野]

本発明はMOSデバイスなどに適用して好適な 半導体装置に関する。

[従来の技術]

MOSデバイスはデッド・コピー (DEAD COPY) されることがある。それは、顕微鏡を使用して、 その表面形状を観察・解析し、回路を読み取るこ とによって行われる。

かかるデッド・コピーを防止する技術として、 ROMの分野ではコア (CORE) ROM技術が知ら れている。これは、ドレイン及びソース形成後に 所定のMOSトランジスタのチャネル領域に不純 物をイオン注入し、この所定のMOSトランジス タのスレッショルド電圧を高め、これがトランジ スタとして機能しないようにし、データ(コード) の書き込みを行うとするものである。

確かに、このコアROM技術によれば、動作時 におけるMOSトランジスタのオン、オフ状態は 表面形状の観察・解析によっては知ることができ ない。したがって、デッド・コピーを有効に防止 することができる.

[発明が解決しようとする課題]

しかしながら、かかるコアROM技術において は、データ書き込みのためのイオン注入工程が付 加されることになり、その分、プロセスが複雑化 し、価格の上昇を招くという問題点があった。

本発明は、かかる点にかんがみ、ROMに限ら ず、プロセスを複雑化させることなく、デッド・ コピーの防止を図ることができるようにした半導 体装置を提供することを目的とする。

[課題を解決するための手段]

本発明による半導体装置は、チャネルストッパ の注入又はウエルによって配線又はチャネル領域

特開平2-237038 (3)

態を示す平面図、第3図は p M O S トランジスタ 間の接続状態を示す平面図、第4図は n M O S ト ランジスタ間の接続状態を示す平面図、第5図は デアリーション型の n M O S トランジスタを示す 平面図である。

- 1 、 2 … P * 拡散配線 3 … チャネルストッパ注入領域
- 4 、 5 ··· N * 鉱散配線
 - 6 … N ウエル
- 7、8…pMOSトランジスタ
 - 15…チャネルストッパ注入領域
- 16、17…nMÒSトランジスタ
 - 24 ··· N ウエル
 - 25···デアリーション型の nMOSトランジスタ
 - 29… N ウエル

出願人 株式会社 リ コ ー





